תיאור תפקיד:
Senior VLSI Design Engineer highly experienced in developing designs for complex SoC devices, from arch/uarch definition to coding and verification.
End-to-end responsibility for all design flow.
Responsible for full cluster/block uarch, design, initial synth, lint, integrating and supporting PD, DFT and verification.
If you are curious, innovative,
have
strong technical skills with a hands-on approach, and understand the full design,
system view and SW integration requirements, this position is for you!
דרישות:
7+ years of experience as a VLSI design engineer
B.Sc./M.Sc. degree in electrical/computer engineering from a leading university
Experience in defining uarch and design of complex design units.
SoC design experience.
full cluster/block uarch, design, inital synth, lint, integrating and supporting PD, DFT and verification.
Experience in HW implementation of packet processing / Ethernet / Infiniband / RDMA Experience in high-speed interfaces DDR/PCIe
Advantages Leading VLSI teams/projects
Verification experience and knowledge with SV/UVM
CPU subsystem & multi-core designs experience
היקף משרה:
משרה מלאה
קוד משרה:
926878
אזור:
מרכז - תל אביב, פתח תקווה, רמת גן וגבעתיים, בקעת אונו וגבעת שמואל, חולון ובת-ים, מודיעין
שרון - חדרה וזכרון יעקב, נתניה ועמק חפר, רעננה, כפר סבא והוד השרון, ראש העין, הרצליה ורמת השרון
צפון - חיפה והכרמל
|
תיאור תפקיד:
A hands-on, experienced Physical Design Engineer to join us and help define and implement Company’s next-generation AI SoC in an advanced technology node
Play a key role in building and leading our physical design team, developing flows and methodologies, and driving the full RTL-to-GDSII implementation and signoff for one of the most advanced SoCs in the industry.
· Take part in shaping methodology and best practices in advanced technologies
· Drive end-to-end implementation: synthesis, P&R, timing closure, and signoff
· Collaborate closely with architecture and design teams on timing, floorplaning, partitioning, and power specification
· Define and optimize Static timing constraints area, and power goals at block and top levels
· Take part in flow development and automation to improve efficiency and quality of results
דרישות:
·At least 3+ years’ experience with RTL2GDS flow
· BSC/MSC in Electrical/Computer engineering
· Deep understanding on STA principals, synthesis, and P&R flow
· Solid experience in physical verification and advanced process nodes
Advantages:
· Top level implementation and signoff
Experience with DFT
· Managerial experience
היקף משרה:
משרה מלאה
קוד משרה:
742349
אזור:
מרכז - תל אביב, פתח תקווה, רמת גן וגבעתיים, בקעת אונו וגבעת שמואל, מודיעין
שרון - חדרה וזכרון יעקב, נתניה ועמק חפר, רעננה, כפר סבא והוד השרון, ראש העין, הרצליה ורמת השרון
צפון - קריות ועמק זבולון, חיפה והכרמל
השפלה - ראשון לציון ונס- ציונה, רחובות
|
תיאור תפקיד:
We are seeking a highly skilled Senior Analog/Mixed-Signal Designer to join our experienced team. The ideal candidate will contribute to the realization of custom, end-to-end, state-of-the-art ASICs, with responsibilities spanning the development of Analog, Digital, and Mixed-signal circuits for advanced communication systems.
דרישות:
Analog Design Expertise:
Proven hands-on experience on key analog building blocks such as: LDO, BGR, OPAMP, etc...
Deep understanding of Analog design trade-offs, stability, noise, and power-performance optimization.
Excellent knowledge of Cadence Virtuoso and related tools suites for analog designs (IO planning, EMIR, LVS, QRC, …)
Digital Design Expertise:
Strong foundation in digital logic design and ASIC implementation flow.
Experience with Cadence tools for digital synthesis and backend flow (synthesis, place & route, timing closure).
Proficient in writing synthesizable, modular Verilog RTL for a variety of digital logic blocks, including control logic, data-paths, finite state machines, and timing-critical pipelines.
Mixed-Signal Design expertise:
Track record in one or more of the following areas:
Proven experience on state-of-the-art ADC architectures such as: Pipeline ADCs, Delta-Sigma ADCs for high-resolution applications.
Understanding of high-speed PHY and PCS SerDes blocks with proven experience on Tx (high-speed driver, FFE, serializers) and/or Rx (CTLE, VGA, DFE, CDR, deserializers ) blocks.
היקף משרה:
משרה מלאה
קוד משרה:
15738
אזור:
מרכז - תל אביב, פתח תקווה, רמת גן וגבעתיים, בקעת אונו וגבעת שמואל, חולון ובת-ים, מודיעין, שוהם
שרון - חדרה וזכרון יעקב, נתניה ועמק חפר, רעננה, כפר סבא והוד השרון, ראש העין, הרצליה ורמת השרון
השפלה - ראשון לציון ונס- ציונה, רמלה לוד, רחובות, יבנה
אילת - אילת והערבה
|
שלחת קורות חיים למשרה זו בתאריך
FPGA Engineer .png)
FPGA Engineer
FPGA Engineer
ESR
23/11/2025
תיאור תפקיד:
לחברת ביטחונית מצליחה באזור ירושלים דרוש/ה מהנדס/ת FPGA מנוסה. מימוש אלגוריתמים מעולם עיבוד האותות, פרוטוקולי תקשורת ייחודיים, אינטגרציות עם חומרות ייעודיות ועבודה עם צוות האלגוריתם, חומרה ותוכנה. כחלק מהתפקיד פיתוח קושחה בפרויקטים מולטי דיסציפלינריים, פיתוח בשפת VHDL
דרישות:
תואר ראשון בהנדסת חשמל ואלקטרוניקה לפחות 10 שנות ניסיון כמפתח/ת FPGA במימוש אלגוריתם ו/או תקשורת ספרתית הכרת ממשקי: LVDS, JESD204, PCIe, SPI, I2C, UART, DDR פיתוח בסביבת (Altera) Intel ורכיבי SoC - חובה ידע בטיפול בבעיות Timing וכתיבת SDC כתיבת סביבות בדיקה (Modelsim/Questa)
היקף משרה:
משרה מלאה
קוד משרה:
20311
אזור:
ירושלים - ירושלים, יהודה ושומרון, בית שמש
השפלה - ראשון לציון ונס- ציונה
|
תיאור תפקיד:
We are seeking a skilled FPGA Designer and Verification Engineer to join our dynamic team. The ideal candidate will be responsible for designing, implementing, verifying FPGA-based solutions for various applications and Integrating 3rd party IPs
The position is located at the company site in Sderot
Key Responsibilities:
Design and develop FPGA-based solutions using VHDL/Verilog
Create and maintain detailed design specifications and documentation
Develop and implement verification plans for FPGA designs
Design and maintain testbenches for FPGA projects
Conduct functional simulations and analyze results to ensure design integrity
Collaborate with design engineers to understand design intent and constraints
Debug and resolve issues found during verification
Stay up-to-date with industry best practices in FPGA design and verification
דרישות:
Bachelor's or master's degree in electrical engineering, Computer Engineering, or a related field
Proven experience of VHDL logic design principles along with timing, area and power implications
Experience with creation of complex designs including coding and integration of 3rd party IPs
היקף משרה:
משרה מלאה
קוד משרה:
4242
אזור:
דרום - אשדוד, קרית גת, באר שבע, דימונה, אשקלון, קרית מלאכי, ערד וים המלח
|