איזור אישי
|
דרושים לפי תחומים
דרושים לפי אזור
דרושים לפי מילות מפתח
דרושים לפי חברות
משרות בלעדיות
דרושים ללא קובץ קו"ח
כניסה לסוכן המשרות
הרשמה לסוכן המשרות
משרות חמות
חיפוש עבודה ברחובות מתוך מגוון תפקידים המתאימים לתושבי המרכז. איתור מקום העבודה החדש שלך
באזור המרכז: תל אביב, פתח תקווה, רמת גן וגבעתיים.
באזור המרכז: תל אביב, פתח תקווה, רמת גן וגבעתיים.
חברות מגייסות
15 - 1 מתוך 15
דרושים ברחובות- משרות פנויות: FPGA / ASIC / VLSI
המשרות באתר מיועדות לנשים וגברים כאחד
ESR
פרטי התקשרות:
הגשת מועמדותאיש קשר: לי
תיאור:
לחברה מובילה באיזור השרון דרוש/ה FPGA Engineer.דרישות:
* תואר ראשון בהנדסת חשמל ואלקטרוניקה-חובה* לפחות 5 שנות ניסיון בפיתוח של FPGA - חובה
* ניסיון בתכנון ממשקים מהירים כגון: DDR3 / DDR4, PCIe וכו'.
* ניסיון במימוש של אלגוריתמים מהירים על FPGA.
* ניסיון באינטגרציה של מעבדי Microblaze ו ARM.
סוג משרה:
משרה מלאהקוד משרה:
13093
חברה דסקרטית
פרטי התקשרות:
הגשת מועמדותתיאור:
The team is developing specialized DSP processors and HW for several markets, such as Smartphones , Automotive, Drones, Surveillance and more. The team is dealing with the cutting edge technologies and working with the leading companies in the industry.
We are currently looking for a VLSI Senior Team Leader that will manage 2-4 teams (
20 engineers).
We are currently looking for a VLSI Senior Team Leader that will manage 2-4 teams (
20 engineers).
דרישות:
BSc in Electronics engineering/communication system engineer/ Computer Engineering.
8+ years of experience as a VLSI Designer – including writing and ownership on a complex Verilog blocks for ASIC with tight frequency, area and power requirements.
3+ years of experience in leading a design team.
Working on a full design flow from high-level architecture definitions, through micro ARCH, Verilog writing and verification process up to timing closure and STA.
8+ years of experience as a VLSI Designer – including writing and ownership on a complex Verilog blocks for ASIC with tight frequency, area and power requirements.
3+ years of experience in leading a design team.
Working on a full design flow from high-level architecture definitions, through micro ARCH, Verilog writing and verification process up to timing closure and STA.
סוג משרה:
משרה מלאהקוד משרה:
354354
חברה דסקרטית
- בלעדי לג'ובנט -
פרטי התקשרות:
הגשת מועמדותתיאור:
לחברת הייטק בינלאומית גדולה דרוש/ה סטודנט/ית מצטיין/ת לתחומי הנדסת החומרה.התפקיד מהווה דריסת רגל ראשונה בתחומי החומרה כגון- design, וריפיקציה, בדיקות, מיקרו ארכיטקטורה ועוד.
החברה עוסקת במגוון תחומים כגון: AI, אוטומציה, עיבוד אותות, פיתוח צ'יפים ועוד.
משרה חלקית 50%.
תנאי שכר מעולים למתאימים/מות!
דרישות:
BSc / MSc Student in Electronic Science / Computer Engineering.
GPA 85 and up, minimum 3 semesters before graduation.
Knowledge in digital logic systems.
Knowledge in object oriented programming- advantage.
Knowledge in Verilog or VHDL- advantage.
Knowledge in DSP- advantage.
Ability to work 20-25 weekly hours.
סוג משרה:
משרה חלקיתקוד משרה:
3565
Ingima
פרטי התקשרות:
הגשת מועמדותאיש קשר: משאבי אנוש
תיאור:
Be part of the FPGA team in developing next generation communication systems
· Aspects of ASIC design activity: Coding, verification support.
· All aspects of FPGA design activity: Coding, Synthesizing, verification support and LAB bring up.
· Participate in System definitions for current and next generation products.
· Aspects of ASIC design activity: Coding, verification support.
· All aspects of FPGA design activity: Coding, Synthesizing, verification support and LAB bring up.
· Participate in System definitions for current and next generation products.
דרישות:
· B.Sc. degree from a leading university.
· 4-5 years’ experience in VLSI design, at least 1 of them in FPGA design.
· Experience in system ramp up and FPGA debug.
· Excellent system understanding.
· Deep understanding of SDC.
· Experience with networking – advantage.
· Experience with UVM verification flow – advantage.
· Experience with board development – advantage.
· Experience with ASIC design – advantage.
· Team player.
· High motivation to excel.
· 4-5 years’ experience in VLSI design, at least 1 of them in FPGA design.
· Experience in system ramp up and FPGA debug.
· Excellent system understanding.
· Deep understanding of SDC.
· Experience with networking – advantage.
· Experience with UVM verification flow – advantage.
· Experience with board development – advantage.
· Experience with ASIC design – advantage.
· Team player.
· High motivation to excel.
סוג משרה:
משרה מלאהקוד משרה:
2964
חברה דסקרטית
פרטי התקשרות:
הגשת מועמדותתיאור:
לחברת הייטק בתחום התקשורת דרוש/ה מהנדס FPGA בכיר!!דרישות:
- בעל תואר ראשון לפחות בהנדסת אלקטרוניקה או בהנדסת תוכנה מאוניברסיטה מוכרת - חובה
- בעל ניסיון של 5 שנים לפחות בעבודה בתעשייה או בצבא - חובה
- ידע פורמאלי וניסיון רב בפיתוח רכיבי FPGA - חובה
- היכרות וניסיון בפיתוח על גבי רכיבים מתוצרת Altera/Xilinx והכרת המבנה הפנימי של הרכיבים - חובה
- ניסיון בעבודה עם כלי פיתוח Vivado/Quartus, הכרת כלי ניתוח וכלי מעבדה - חובה
- ניסיון בפיתוח ומימוש תכן בכל שלבי הפיתוח
- יכולת עבודה בתנאי לחץ, ובעבודה בממשקים מול מחלקות שונות
סוג משרה:
משרה מלאהקוד משרה:
8948
NetHR
פרטי התקשרות:
הגשת מועמדותאיש קשר: משאבי אנוש
תיאור:
לחברה מובילה דרוש/ה מהנדס/ת מתחום חומרה ותוכנה בעל/ת ידע נרחב בהנדסת חשמל ואלגוריתמיקה להשתלבות בפיתוחמוצרים פורצי דרך במחלקתAdvanced R&D המפתחת בטכנולוגיות חדשניות את מוצרי החברה העתידיים.
התפקיד כולל פיתוח מוצרים חדשים, מעורבות בפרויקטי פיתוח של אבי טיפוס, הנדסת מערכת, מימוש טכני, ניהול קבלנים ועבודה עם צוות קליני.
דרישות:
מעל 5 שנות נסיון ב FPGAo בעל/ת תואר ראשון בהנדסת חשמל- מאוניברסיטאות מוכרות בלבד!!!!
o ניסיון בפיתוחFPGA בסביבת Xilinx ו- Altera - חובה
o נסיון בכתיבה ב- Verilog/VHDL -חובה
o ניסיון בכתיבה ב- C - חובה- רקע גם טוב
o ניסיון בפיתוח כרטיסים דיגטליים Board Design- ייתרון
o ניסיון ברכיבים מתכנתים מתקדמים עם מעבדים פנימיים-יתרון
סוג משרה:
משרה מלאהקוד משרה:
9537
בי-נט ייעוץ והשמה כ''א בע''מ
פרטי התקשרות:
הגשת מועמדותאיש קשר: בי-נט ייעוץ והשמה בע"מ
תיאור:
Responsible for planning and executing a full verification cycle of complex digital design blocks.
· Lead the team to fully understand the design specification, to design a verification reference model and to interact with design engineers to identify important verification scenarios.
· Lead the development of tests and the creation of top-level and block-level test-benches.
· Lead the process to identify and to write all types of coverage measures for stimulus and corner-cases.
· Coordinates the debug process of test-cases that fail, along with the design team and ensures a delivery of functionally correct design blocks by signing-off all coverage measures in order to complete the defined verification plan.
· Lead the team to fully understand the design specification, to design a verification reference model and to interact with design engineers to identify important verification scenarios.
· Lead the development of tests and the creation of top-level and block-level test-benches.
· Lead the process to identify and to write all types of coverage measures for stimulus and corner-cases.
· Coordinates the debug process of test-cases that fail, along with the design team and ensures a delivery of functionally correct design blocks by signing-off all coverage measures in order to complete the defined verification plan.
דרישות:
BSc in Electronics engineering from a leading University.
Experience:
· 3 + years of experience in the Verification of advanced and complex ASIC RTL Designs.
· 3 + years of experience in leading an ASIC Verification Team in verification planning, design of reference models, generators, checkers and monitors, and definition and completion of functional and code coverage.
Advantages:
· Experience in: Specman, System-Verilog, Python, Perl & TCL scripts in Linux
· Experience in processor verification or memory subsystem verification
Experience in formal verification technics
Experience:
· 3 + years of experience in the Verification of advanced and complex ASIC RTL Designs.
· 3 + years of experience in leading an ASIC Verification Team in verification planning, design of reference models, generators, checkers and monitors, and definition and completion of functional and code coverage.
Advantages:
· Experience in: Specman, System-Verilog, Python, Perl & TCL scripts in Linux
· Experience in processor verification or memory subsystem verification
Experience in formal verification technics
סוג משרה:
משרה מלאהקוד משרה:
JB-06552
AMBITION
פרטי התקשרות:
הגשת מועמדותאיש קשר: משאבי אנוש
תיאור:
Senior Verification Engineer לסטארט אפ בהוד השרוןדרישות:
Senior Verification Engineer לסטארט אפ בהוד השרון- 5+ years of experience in chip verification
In-depth Knowledge in VLSI verification flow, languages & concepts
A deep understanding and proven experience in advanced dynamic verification processes
Experience in verification environments using SystemVerilog UVM
Scripting knowledge – perl, python, TCL, etc.
Electronics Engineering degree from a leading institution
- Knowledge of AI/ML
Experience in formal verification methods
Experience in emulation systems
Experience in logic design, circuit design, and full chip integration
סוג משרה:
משרה מלאהקוד משרה:
3142
התעשייה האווירית
פרטי התקשרות:
הגשת מועמדותאיש קשר: התעשייה האווירית
תיאור:
- מהנדס/ת פיתוח FPGA להובלת פרויקטים מורכבים בתחומי תקשורת ספרתית ועיבוד אות, הכוללים ארכיטקטורת SOC וממשקים מהירים.
דרישות:
- תואר ראשון בהנדסת חשמל ואלקטרוניקה- חובה
- פיתוח FPGA גדולים בטכנולוגית Altera ו\ או Xilinx – חובה.
- מהנדס/ת פיתוח FPGA בעל/ת נסיון של 5 שנים במימוש אלגוריתמים בנושא עיבוד - חובה
- ארכיטקטורת מימוש קושחה ברכיבי FPGA גדולים כולל SOC ורכיבי peripherals של מעבד פנימי- חובה
- הכרת ממשקי DDR, UART, Ethernet - חובה
- פיתוח בסביבת VHDL ו- MATLAB - חובה
- בניית סביבת סימולציה בסביבת Mentor/ Modelsim - חובה
- כתיבת תיעוד טכני בשפה אנגלית - חובה.
- התמודדות עם בעיות timing SDC כולל טיפול במעברי שעון וסינכרון – חובה
- נסיון ב debugging חומרה ו- FPGA במעבדה – יתרון
- מוביל/ת פרויקט פיתוח FPGA - יתרון
- אופטימיזציות מימוש FPGA בהיבט שטח והספק הרכיב - יתרון
- פיתוח FPGA ונסיון במימוש אלגוריתמים בנושא וקריפטוגרפיה ו אבטחת מידע - יתרון
- פיתוח FPGA בתחום תקשורת ספרתית - יתרון
- נסיון עבודה עם צב'ד - Scope, Spectrum Analyzer, RF generator, etc – יתרון
- הכרת ממשקי LVDS, SERDES, PCIE, JESD204B - יתרון
- רקע ב RF – יתרון
- פיתוח כרטיסים דיגיטליים – יתרון
- נסיון ב debugging חומרה ו- FPGA במעבדה – יתרון
- אופטימיזציות מימוש FPGA בהיבט שטח והספק הרכיב - יתרון.
סוג משרה:
משרה מלאהקוד משרה:
106687
אורגד מאגרים בע''מ
פרטי התקשרות:
הגשת מועמדותאיש קשר: אורגד מאגרים בע"מ
תיאור:
לחברה באזור הצפון והמרכז דרוש/ה - Senior Backend Designerדרישות:
• Bachelor's degree in Electrical Engineering or Computer Engineering from a leading university.
• Experienced Physical Design engineer in at least one of the following: Synthesis, Static timing analysis (STA), Floor-planning, clock and power distribution, place & route, Power and noise analysis (EM/IR-Drop/Xtalk), DFT.
• Strong programming skills (TCL/Perl/Shell/Make Flow) and the ability to automate design work through scripting.
• Experienced Physical Design engineer in at least one of the following: Synthesis, Static timing analysis (STA), Floor-planning, clock and power distribution, place & route, Power and noise analysis (EM/IR-Drop/Xtalk), DFT.
• Strong programming skills (TCL/Perl/Shell/Make Flow) and the ability to automate design work through scripting.
סוג משרה:
משרה מלאהקוד משרה:
JB-00433
אורגד מאגרים בע''מ
פרטי התקשרות:
הגשת מועמדותאיש קשר: אורגד מאגרים בע"מ
תיאור:
לניהול והובלה של מהנדס וריפיקציה בחברה מונפקת באזור השרוןדרישות:
תואר ראשון בהנדסת חשמל/אלקטרוניקהניסיון בהובלה וניהול של מספר מהנדסי וריפיקציה
ניסיון ב Specman/ System Verilog
סוג משרה:
משרה מלאהקוד משרה:
JB-00468
אורגד מאגרים בע''מ
פרטי התקשרות:
הגשת מועמדותאיש קשר: אורגד מאגרים בע"מ
תיאור:
לחברה מעניינת ואטרקטיבית דרוש/ה מהנדס וריפיקציהדרישות:
BSC in Electrical Engineering – from a well-known university
At least 2 years' experience as verification engineer
Knowledge in specman - an advantage
Knowledge in uvm – an advantage
At least 2 years' experience as verification engineer
Knowledge in specman - an advantage
Knowledge in uvm – an advantage
סוג משרה:
משרה מלאהקוד משרה:
JB-00473
אורגד מאגרים בע''מ
פרטי התקשרות:
הגשת מועמדותאיש קשר: אורגד מאגרים בע"מ
תיאור:
לחברה מעולה באזור השרון דרוש/ה מהנדס/ת VLSI / ASICדרישות:
BSc / MSc. in Electronics Engineering from a known university
More than 3 years of experience in VLSI logic design in a known semiconductor company
Understanding and experience in a VLSI design flow: micro-architecture, logic design, verification, physical design, production tests and post-silicon
More than 3 years of experience in VLSI logic design in a known semiconductor company
Understanding and experience in a VLSI design flow: micro-architecture, logic design, verification, physical design, production tests and post-silicon
סוג משרה:
משרה מלאהקוד משרה:
JB-00442
בי-נט ייעוץ והשמה כ''א בע''מ
פרטי התקשרות:
הגשת מועמדותאיש קשר: בי-נט ייעוץ והשמה בע"מ
תיאור:
Responsible for planning and executing a full verification cycle of complex digital design blocks.
· Lead the team to fully understand the design specification, to design a verification reference model and to interact with design engineers to identify important verification scenarios.
· Lead the development of tests and the creation of top-level and block-level test-benches.
· Lead the process to identify and to write all types of coverage measures for stimulus and corner-cases.
· Coordinates the debug process of test-cases that fail, along with the design team and ensures a delivery of functionally correct design blocks by signing-off all coverage measures in order to complete the defined verification plan.
· Lead the team to fully understand the design specification, to design a verification reference model and to interact with design engineers to identify important verification scenarios.
· Lead the development of tests and the creation of top-level and block-level test-benches.
· Lead the process to identify and to write all types of coverage measures for stimulus and corner-cases.
· Coordinates the debug process of test-cases that fail, along with the design team and ensures a delivery of functionally correct design blocks by signing-off all coverage measures in order to complete the defined verification plan.
דרישות:
· BSc in Electronics engineering/communication system engineer/ Computer Engineering from a leading University.
· 5+ years of experience as a VLSI Designer – including writing and ownership on a complex Verilog blocks for ASIC with tight frequency, area and power requirements.
· 2+ years of experience in leading a design team.
Working on a full design flow from high-level architecture definitions, through micro ARCH, Verilog writing and verification process up to timing closure and STA.
· 5+ years of experience as a VLSI Designer – including writing and ownership on a complex Verilog blocks for ASIC with tight frequency, area and power requirements.
· 2+ years of experience in leading a design team.
Working on a full design flow from high-level architecture definitions, through micro ARCH, Verilog writing and verification process up to timing closure and STA.
סוג משרה:
משרה מלאהקוד משרה:
JB-06548
בי-נט ייעוץ והשמה כ''א בע''מ
פרטי התקשרות:
הגשת מועמדותאיש קשר: בי-נט ייעוץ והשמה בע"מ
תיאור:
- Development of various functional elements – communication physical layer, control logic, Interfaces etc.
- Full design flow responsibility and involvement: Definition/Architecture, RTL coding, Simulation , Verification, Synthesis/STA and Lab testing.
- Full design flow responsibility and involvement: Definition/Architecture, RTL coding, Simulation , Verification, Synthesis/STA and Lab testing.
דרישות:
- At least 5 years of experience in FPGA design
- B.Sc./M.Sc. in Electrical Engineering
- Communication and signal processing experience/knowledge – Advantage
- Forward Error correction codes design experience/knowledge – Advantage
- SoC Knowledge – Advantage
- Matlab, Verilog, Vivado/Quartus experience, ModelSim – Advantage
- Verification – Advantage
- Excellent follow-through, motivation and dedication
- Capable of completing tasks individually
- Team Player
- B.Sc./M.Sc. in Electrical Engineering
- Communication and signal processing experience/knowledge – Advantage
- Forward Error correction codes design experience/knowledge – Advantage
- SoC Knowledge – Advantage
- Matlab, Verilog, Vivado/Quartus experience, ModelSim – Advantage
- Verification – Advantage
- Excellent follow-through, motivation and dedication
- Capable of completing tasks individually
- Team Player
סוג משרה:
משרה מלאהקוד משרה:
JB-06546
דרושים ברחובות בתחום אלקטרוניקה וחשמל:
